Kniha je zaměřena na návrh číslicových systémů s využitím jazyka VHDL. Po zvládnutí této moderní metody může čtenář pracovat s programovatelnými logickými obvody. Informace o jednotlivých typických číslicových obvodech a systémech se prolínají s jejich popisem v jazyce VHDL, takže čtenář může porovnávat běžný popis schématem s popisem speciálním jazykem.

V prvých dvou kapitolách jsou probrány vlastnosti signálů specifické pro číslicové systémy. Třetí kapitola podává poměrně podrobný popis jazyka VHDL, ze kterého se pak vychází v dalších kapitolách. Čtvrtá a pátá kapitola se týká součástek v číslicových systémech. V šesté a sedmé kapitole jsou probrány kombinační obvody a jejich dynamické vlastnosti. Základní stavební bloky používané v návrhu systémů jsou popsány v osmé a deváté kapitole. Desátá kapitola pojednává o sekvenčních systémech a o některých problémech časování signálů. Časovací obvody jsou probrány v následující jedenácté kapitole. Velmi rozsáhlá problematika číslicových paměťových obvodů je shrnuta ve dvanácté kapitole. Ve třinácté kapitole jsou popsány programovatelné logické obvody, což jsou velmi perspektivní a stále častěji používané součástky v číslicových systémech. Problematice rozsáhlých systémů je věnována čtrnáctá a zvláště pak patnáctá kapitola. V příloze je shrnuta syntaxe jazyka VHDL. Kniha je dále doplněna seznamem zkratek a anglických termínů, seznamem literatury s příbuznou tématikou, a rejstříkem.

Kniha je určena především studentům magisterských oborů zabývajících se elektronikou. Vybrané partie mohou sloužit i pro studenty bakalářských oborů.

Řada zákazníků, kteří chtěli začít s VHDL, knihu oprávněně kritizovala. Naše nakladatelství proto vydalo knihu "Řešené příklady ve VHDL", kde jsou příklady od jednodušších po složitější. Tato kniha je vhodná pro ty, kteří chtějí začít.

Praktickým aspektům návrhu číslicových systémů se věnuje nová kniha "FPGA prakticky", která se zabývá skutečnou obvodovou realizací, správným použitím návrhového software, upozorňuje na možné pasti a potenciální problémy atd.

Historie vydání

• 1. vydání - 2006 - ISBN 80-7300-198-5
• 1. vydání - 2011 - ISBN 978-80-7300-385-2 (elektronická kniha ve formátu PDF)

Stručný obsah

1. Úvod
2. Signály v číslicových systémech
3. Jazyk VHDL
4. Číslicové součástky a technologie
5. Třístavové výstupy a otevřené kolektory
6. Kombinační obvody
7. Přechodné děje v kombinačních obvodech
8. Základní funkční bloky
9. Registry a čítače
10. Sekvenční obvody
11. Tvarovací a časovací obvody
12. Paměti
13. Programovatelné logické obvody
14. Mikroprogramový automat
15. Návrh rozsáhlých systémů

Download

• podrobný obsah - ve formátu PDF
• ukázka knihy - ve formátu PDF

• Stažení zdrojových textů (ZIP archiv obsahuje úplné zdrojové texty všech číslovaných výpisů v jazyce VHDL uvedených v knize. Zdrojové texty jsou rozděleny do podadresářů podle čísel kapitol a čísel výpisů. Archiv obsahuje celkem 50 zdrojových textů v jazyce VHDL.)

• update - zatím žádný není

Recenze lektorů a reakce čtenářů

• reakce čtenáře
• Nezávislá recenze na hw.cz

Odkazy

• Řešené příklady ve VHDL
• FPGA prakticky

• Další knihy autora se zobrazí kliknutím na jeho jméno.

• www.asicentrum.cz - ASICentrum s.r.o.
• www.atd-elektronik.cz - ATD Elektronik s.r.o.
• www.ebv.com - EBV Elektronik
• www.kontron.cz - KONTRON ECT design s.r.o.

Keywords

• obsah knihy
  Signály v číslicových systémech, Dvojstavové signály, Třístavové signály, Dynamické parametry číslicových signálů, Jazyk VHDL, Historie, současnost, budoucnost a vlastnosti jazyka VHDL, Použité formátování pro výpisy kódu a syntaxi jazyka VHDL, Komentáře a identifikátory, Zápis čísel, znaků a řetězců, Zápis čísel v dekadické soustavě, Zápis čísel v dalších soustavách, Zápis znaku, Zápis textových řetězců, Zápis bitových řetězců, Entita, architektura a další návrhové jednotky, Základní datové typy, Výčtový typ, Celočíselný typ, Fyzický typ, Typ s plovoucí řádovou čárkou, Typ pole, Typ záznam, Typ soubor, Operátory, Logické operátory, Relační operátory, Operátory posuvu, Sčítací operátory a operátor spojení, Znaménkové operátory, Násobící operátory, Různé operátory, Základní objekty, Konstanty, Signály, Proměnné, Aliasy, Soubory, Paralelní příkazy, Nepodmíněné přiřazení, Podmíněné přiřazení, Výběrové přiřazení, Proces, Generující příkaz, Použití komponenty, Volání procedury, Příkaz bloku, Příkaz assert, Sekvenční příkazy, Sekvenční přiřazení do proměnné, Sekvenční přiřazení do signálu, Příkaz wait, Příkaz if, Příkaz case, Příkaz loop, Příkaz next, Příkaz exit, Příkaz return, Příkaz null, Příkaz assert, Příkaz report, Procedury, Funkce, Atributy, Atributy typů, Atributy polí, Atributy signálů, Atributy pojmenovaných objektů, Uživatelem definované atributy, Knihovny a knihovní balíky, Knihovní balík std_logic_1164, Knihovní balík numeric_std, Knihovna LPM, Uživatelské knihovny a knihovní balíky, Testovací prostředí pro ověřování funkčnosti navrženého systému, Seznam klíčových slov jazyka VHDL, Číslicové součástky a technologie, Vlastnosti číslicových součástek, Značení logických členů, Bipolární technologie, Unipolární technologie - CMOS, Technologie BiCMOS, Nevyužité vstupy číslicových součástek, Třístavové výstupy a otevřené kolektory, Obvody s třístavovými výstupy, Terminátory sběrnice, Výstupy s otevřenými kolektory, Kombinační obvody, Základní pravidla Booleovy algebry, Hlavní pravidla pro tvorbu a úpravy logických výrazů, Pravdivostní tabulka, Neurčené stavy, Minimalizace logické funkce, Skupinová minimalizace, Mapy a jejich použití, Návrh kombinačních obvodů, Využití multiplexorů, Využití členů EX-OR, Realizace kombinačních obvodů pamětí, Přechodné děje v kombinačních obvodech, Zpoždění signálů ze vstupů na výstupy, Hazardní stavy v kombinačních obvodech, Hledání hazardu pomocí map, Hledání hazardu z výrazu, Hazard při změně více než jedné proměnné, Potlačení falešného impulzu filtrem, Potlačení falešného impulzu registrem, Vliv úprav výrazu a obvodu na hazardy, Dynamický hazard, Základní funkční bloky, Dekodér, Multiplexor, Demultiplexor, Prioritní kodér, Číslicový komparátor, Sčítačka, Odčítačka, Převodník kódu, Asynchronní klopné obvody, Synchronní klopné obvody, Transformace klopných obvodů, Blokování klopných obvodů, Registry a čítače, Datové registry, Posuvné registry, Posuvné registry se zpětnou vazbou, Charakteristika čítačů, Asynchronní čítače, Synchronní čítače, Nulování a přednastavení čítače, Přenosy z čítače, Čítače "modulo M", Sekvenční obvody, Přechodová a výstupní funkce, Popis pomocí grafu, Popis pomocí soustavy rovnic, Popis pomocí tabulek, Popis v některém programovacím jazyku, Obvodová realizace konečného automatu, Kódování stavů, Volba klopných obvodů, Návrh budicích funkcí, Časování signálů v synchronním sekvenčním obvodu, Nastavení počátečního stavu, Tvarovací a časovací obvody, Asynchronní časovací obvody, Synchronní časovací obvody, Impulzní šířkový modulátor, Paměti, Rozdělení pamětí, Důležité parametry pamětí, Paměti paralelní a sériové, Vnitřní uspořádání paměti s adresovým výběrem, Statické paměti RAM, Dynamické paměti RAM, Synchronní dynamické paměti RAM, Synchronní dynamické paměti DDR, Permanentní paměti, Dvojbránová paměť, Paměť fronty, Programovatelné logické obvody, Historie programovatelných logických obvodů, Jednoduché programovatelné logické obvody (SPLD), Komplexní programovatelné logické obvody (CPLD), Programovatelná logická pole (FPGA), Základní dynamické parametry PLD, Mikroprogramový automat, Základní obvody mikroprogramového automatu, Obvody pro modifikaci adres, Obvody pro vyhodnocení podmínek přechodu, Nastavení počáteční adresy, Časování signálů mikroprogramového automatu, Dynamické výstupy, Pomocné obvody, Použití mikroprogramového automatu, Návrh rozsáhlých systémů, Synchronizace vnitřních obvodů systému, Časování vstupních signálů, Korespondenční provoz, Zřetězené zpracování, Systémy RTL.
• rejstřík
  abs, after, aktivní terminátor, alias, and, AND matice, Architektura, array, asociativní zákon, assert, asynchronní čítač, asynchronní přenos, attribute, autonomní automat, BCD kód, bezpodmínečný přechod, BiCMOS, bit_vector, block, budicí funkce, budič sběrnice, case, citlivostní seznam, CMOS, component, constant, CPLD, časová simulace, čtecí zesilovače, čtení po stránkách, datová cesta, dělič kmitočtu, děliče kmitočtu, DeMorganovy zákony, detektor změn, diodová logika, distributivní zákon, doba latence, doba předstihu, doba přesahu, doba zpoždění, doběh, doby náběhu, doby odblokování, doby zablokování, dvojitý vzorkovač, dynamický hazard, EEPROM, ekvivalentní hradlo, else, elsif, entita, EPROM, exit, EX-OR, falešné impulzy, file, FLASH, for, for generate, FPGA, function, Funkce, funkční simulace, GAL, generate, generátor logické funkce, generic map, Hardware Description Language, hazard, hazardní stavy, HDL, , charakteristika s hysterezí, if, if generate, implikanty, inertial, integer, I/O blok, jazyk RTL, jednobitová sčítačka, Johnsonův čítač, kapacitní zátěž, Karnaughova mapa, klopný obvod, kombinační obvody, komparátor, kompatibilita, komutativní zákon, konečný automat, konsensus, kruhový registr, lineární čítač, loop, LUT, LUT tabulka, makrobuňka, Master Slave, maxtermy, MDNF, Mealyho automat, metastabilní stav, mezistavy, mikroinstrukce, mikroprogram, mikroprogramový automat, minimalizace, mintermy, monostabilní klopný obvod, Mooreho automat, multiplexor, nand, natural, nedestruktivní konflikt, neurčené stavy, next, nezapojené vstupy, nor, not, null, nulování, Obnovovací cykly, obnovování informace, odběrová charakteristika, omezovače přepětí, or, package, package body, paměť, paměť EEPROM, paměť EPROM, paměť FLASH, paměťový blok, pipeline, PLD, plovoucí hradlo, podmíněné setrvání, pohlcení, pokrytí, pomalý průchod, port, buffer, in, inout, linkage, out, port map, positive, pravdivostní tabulka, primární jednotky, princip duality, Procedura, procedure, process, PROM, přednastavení, přechodová funkce, převodní charakteristika, příkon, přípravné nabíjení, PWM, record, referenční napětí, reject, report, return, rol, ROM, ror, rozklady funkcí, řádkový dekodér, řízení hranou, sběrnice, sekundární jednotky, select, Shannonova věta, shared variable, signal, signed, skupinová minimalizace, sla, sll, sloupcový dekodér, smyčka, součinová matice, sousední pole, SPLD, spojování, sra, srl, stavové diagramy, std_logic, std_logic_vector, std_ulogic, std_ulogic_vector, string, synchronizační impulzy, synchronní detektor hran, synchronní spínač, tabulka implikantů, terminátory, testbench, transport, třívodičové spojení, TTL obvody, Typ bit, Typ boolean, typ delay_length, Typ character, typ real, typ time, ÚDNF, ÚKNF, units, unsigned, úrovní řízený, variable, VHSIC, vícebitová sčítačka, vybavovací doba, vyrovnávací registry, vysokoimpedanční stav, výstupní funkce, výstupní makrobuňka, výstupní rozvětvení, vývojový diagram, vzorkování vektoru, wait for, wait on, wait until, when, with, xnor, xor, znovu spustitelný, zpoždění kombinačního obvodu, zpoždění logického členu.