BEN - odborná literatura s.r.o. je kamenné a internetové knihkupectví specializované na technické knihy.

FPGA prakticky

Realizace číslicových systémů pro programovatelná hradlová pole

FPGA prakticky - Realizace číslicových systémů pro programovatelná hradlová pole
 (Šťastný Jakub)
obj. číslo121316
autor Šťastný Jakub
vydal / výrobceBEN - technická literatura
rozsah / vazba200 stran B5 / brožovaná V2
vydání1. české
prodáváme od 10.3.2011
ISBN / EAN978-80-7300-261-9
9788073002619
dostupnostSkladem
Cena
v kamenném obchodě
 
299 Kč
Internetová cena
pro zaslání poštou
266 Kč
Koupit   (ceny včetně DPH)  

Aktualizováno  6.8.2013

Popis

Elektronická podoba knihy:

obsah download reakce odkazy keywords

Tato publikace zaplňuje mezeru na českém knižním trhu - je věnována praktickým aspektům návrhu číslicových systémů. Spíše, než popisu jazyka VHDL používaného běžně pro návrh a teorii implementace logické funkce, se zabývá skutečnou obvodovou realizací, správným použitím návrhového software, upozorňuje na možné pasti a potenciální problémy, se kterými se při návrhu obvodů potýkají začátečníci i pokročilejší návrháři a dále rozebírá v české literatuře jen velmi okrajově diskutovaná témata, jejichž znalost je však klíčová pro správný návrh číslicového systému. K jednotlivým konceptům a informacím jsou k dispozici ukázkové příklady návrhu obvodů a cvičení umožňující snažší pochopení. Většina prezentovaných informací a postupů je aplikovatelná i při návrhu zákaznických integrovaných obvodů. Kniha pokrývá následující témata:

  • První celek se zabývá základními postupy při návrhu obvodů, zmiňuje moderní programové vybavení a detailně rozebírá jednotlivé kroky při jeho použití.
  • Další část knihy popisuje programovatelná hradlová pole, jejich architektury, vlastnosti a shrnuje kriteria pro výběr vhodného obvodu pro konkrétní aplikaci.
  • Třetí část kráce shrnuje základní konstrukce jazyka VHDL použitelné pro návrh číslicových obvodů.
  • Čtvrý celek je zaměřený na systémový návrh obvodu, předkládá základní pravidla pro implementaci větších logických systémů a shrnuje a vysvětluje dobré návrhové praktiky.
  • Další kapitola kapitola "Aritmetické operátory a složitější funkce" a na ni navazující celky "Datové cesty" a "Obvody pro číslicové zpracování signálů" předkládají možnosti implementace obecných funkcí a jak základních, tak speciálních aritmetických operací.
  • Šestá kapitola "Stavové automaty" je věnována méně známým aspektům návrhu logických struktur pro implementaci stavových automatů.
  • Sedmý celek "Paměti" shrnuje základní techniky a možnosti implementace zmíněných struktur na programovatelných hradlových polích.
  • Předposlední část "Hodiny, reset a asynchronní signály" detailně rozebírá správnou práci s hodinovými signály, implementaci asynchronního resetovacího signálu a často opomíjenou nicméně pro praxi velmi důležitou problematiku práce s asynchronními signály.
  • Konečně osmá část shrnuje základní rozdíly mezi návrhem FPGA obvodů a zákaznických integrovaných obvodů spolu s náměty pro další studium.

Publikace je určena jak pro studenty středních odborných a vysokých škol, tak i pro pedagogy a odborníky z praxe. Svým zaměřením a použitými příklady návrhů je vhodná i pro domácí kutily a bastlíře, kteří by rádi ve svých konstrukcích použili programovatelná hradlová pole, ale nemají dostatek informací o praktických aspektech a moderních technikách návrhu číslicových obvodů.

Historie vydání

  • 1. vydání - listopad 2011 - 978-80-7300-261-9
  • 1. vydání - listopad 2011 - 978-80-7300-332-6 (elektronická kniha ve formátu PDF)

Stručný obsah

  1. Návrh číslicového obvodu
  2. Programovatelná hradlová pole
  3. Použití jazyka VHDL pro návrh číslicových obvodů
  4. Systémový návrh
  5. Aritmetické operátory a složitější funkce
  6. Datové cesty
  7. Obvody pro číslicové zpracování signálů
  8. Stavové automaty
  9. Paměti
  10. Hodiny, reset a asynchronní signály
  11. Poznámky na závěr

Download

Recenze lektorů a reakce čtenářů

  • zatím žádné nejsou

Odkazy

Keywords

  • obecná charakteristika
    FPGA, CPLD, PLD, FPLA obvodů (Field Programmable Logic Array),
  • obsah knihy
    Návrh číslicového obvodu, Specifikace funkce, Zachycení návrhu, Verifikace na RTL úrovni, Implementace, Verifikace na hradlové úrovni, Statická časová analýza, Konfigurace FPGA, Shrnutí, Cvičení, Programovatelná hradlová pole, Co je FPGA?, Historie, Různé úrovně programovatelnosti, Dostupné technologie, Proč FPGA, Anatomie programovatelného obvodu, Konfigurační prvky, FPGA s volatilní konfigurací , FPGA s nevolatilní konfigurací, Jak vybírat, Cvičení, Jazyk VHDL, Specifikace obvodu, Návrh na úrovni RTL, Datová cesta, Řadič, Logické úrovně, Popis rozhraní bloku, Strukturní popis, Kombinační logické funkce , Základní logické funkce, Multiplexer, Aritmetické operace, Obecná kombinační funkce, Sekvenční logické funkce, Paměťový prvek, Stavový automat, Shrnutí, Cvičení, Systémový návrh, Synchronní návrh, RTL modelování, Dekompozice návrhu, Hodinové signály, I/O Piny, Optimalizace obvodu na rychlost, Technické parametry návrhu, Cvičení, Aritmetické operátory, Zobrazení čísel, Inverze znaménka, Knihovny pro aritmetické operace, Sčítání a odečítání, Násobení, Relační operátory, Konverze mezi typy, Dělení, Druhá odmocnina, Logaritmus a exponenciální funkce, Goniometrické funkce, Shrnutí, Cvičení, Obecné datové cesty, Ukázkové příklady, Násobení pomocí sčítání, Výpočet druhé odmocniny, Průměr řady hodnot, Jednoduchá aritmetická jednotka, Shrnutí postupu, Cvičení, Číslicové zpracování signálů, Konvoluce, Hardwarové realizace DSP výpočtů, Paměťová architektura, Násobení a sčítání, Kvantizace a saturace, Možnosti paralelizace, Procesorová řešení, Systolické pole, Cvičení, Stavové automaty, Základní techniky implementace, Vlastnosti automatů, Moorův a Mealyho automat, Kódování stavu automatu, Shrnutí, Cvičení, Paměti, Synchronní paměti, Asynchronní paměti, Paměti ROM, Přenositelnost, Cvičení, Hodiny, reset a asynchronní signály, Asynchronní a synchronní signály, Hodinové domény, Metastabilita, Inicializace obvodu, Hodinový signál, Asynchronní signály, Jednobitové signály, Vícebitové signály, Shrnutí, Poznámky na závěr, Verifikace, Význam verifikace, Verifikační plán a plánování, Verifikační prostředí, Parametry návrhového procesu, Návrh ASIC obvodů, Další návrhové nástroje, Simulátory, Syntéza, Další nástroje
  • rejstřík knihy
    abstrakce, algoritmické, hradlové/schématické, meziregistrové, adresní generátor, akcelerace přenosu, aktivní hrana hodin, akumulátor, algoritmická syntéza, antifuse, antifuses, antilogaritmická funkce, Application-Specific Integrated Circuits, aproximace logaritmu, ARCHITECTURE, architektura entity, ASIC, asynchronní čtení, asynchronní FIFO paměť, asynchronní návrh, asynchronní paměti, asynchronní reset, asynchronní signál, asynchronní zápis, asynchronní zpětné vazby, Babylónská metoda, back annotation, barrel shifter, binární kód, bisekce - půlení intervalu, bitový posun vpravo, bitový posuv, blokové paměti, cache, carry chain, CASE, cells, celočíselné části logaritmu, citlivostní seznam, clock domain crossing, clock skew, CMOS proces, code coverage, Complex Programmable Logic Devices, COMPONENT, constraints, convergent rounding, COordinate Rotation DIgital Computer, CORDIC, CPLD obvody, CPU, časové parametry všech klopných obvodů, činitelé, číslicová filtrace, číslicové zpracování signálu, čítač, datová cesta, datové cesty, datové porty, DDR paměti, dedikovaných datových cest, dekompozice návrhu, dělení hodin, dělení postupným odečítáním, delta zpoždění, demultiplexery, design capture, design entry, Design Under Verification, detekce jednoduché chyby, Digital Signal Processing, distribuovaná paměť, doplňkový kód, DSP48, DUV, dvojkový doplněk, dvoubránová paměť, dynamická spotřeba, EEPROM, EEPROM/flash FPGA, Electrically Erasable Programmable , Read-Only Memory, emulátor, entita, ENTITY, EPROM, falešné cesty, false paths, fázový závěs, Fibonacciho posloupnost, Field Programmable Gate Array, Field Programmable Logic Array, flash paměť, FPGA, FPLA obvody, fraction, fronta, funkční jednotka, funkční pokrytí, fyzická syntéza, generátor hodinového signálu, generická paměť, generické konstrukce, generování pulzů, glitche, globální reset, glue logic, Grayův kód, handshake, hardwarové násobičky, hladinový klopný obvod, hodinová doména, hodinové rozvody, hodinový buffer, hodinový generátor, hodinový rozvod, hodinový signál, hodinový strom, hold time, hradlování hodin, charakteristika logaritmu, chyba antilogaritmu, chyba logaritmu, IF, implementace, implementace multiplexeru, implementace násobičky, integrované násobičky, Intellectual Property cores, inverze znaménka, IP cores, iterativní algoritmus, izolace metastability, I2C, I/O, I/O pad, jednobránová paměť, Johnsonův kód, klopný obvod typu D, kód 1 z N, kódování stavů, kombinační logické funkce, kombinační zpětné vazby, konverze algoritmu na datovou cestu, konvoluce, korespondenční protokol, korespondenční režim, kritická cesta, kvalita návrhového procesu, latence, logaritmická transformace, logické buňky, logické úrovně, Look Up Table, LUT, mapování na technologii (mapping, MAC jednotky, majoritní dekodér, mantisa, mapování na technologii, Mealy automat, metastabilita, metastabilita registru, metastabilní chování, mezidoménový přechod, mikroinstrukce, mikroprogram, Milions of Instructions Per Second, Milions of Multiply-and-ACcumulate, minimální frekvence hodinového signálu, minimální perioda hodin, MIPS, Mitchellova aproximace, MMACs, mód sklápění vektoru, modifikovaná Harvardská architektura, módu rotace, Moore automat, multiplexery, multiplexování v čase, Multiply and ACcumulate, náklady na odstranění chyby, napájecí napětí, násobičky s proudovým zpracováním, návrhový cyklus, neinvertující budiče, nejistota hodin, nejvyšší úroveň hierarchie, netlist, Newtonova metoda, normalizace velikosti, normalizace velikosti vektoru, numeric_std, obecná datová cesta, obecné konstrukce, one-hot, operátor, optimalizace struktury obvodu na rychlost, ortodoxní Harvardská architektura, oříznutí, ověření specifikace, pad, PAL obvody, paměť, paměti ROM, paměťové makro, paměťové pole, paměťový člen, paralelní násobička, paralelní násobičky, permanentní paměť, physical synthesis, piny, pipelined multiplier, pipelining, place and route, PLD obvody, plná sčítačka, podmínka, poloviční sčítačka, PORT, portabilita kódu, postupné sčítání, posuvný registr, pracovní frekvence, Precision RTL Physical, PrecisionRTL, proces, proces CMOS, Programmable Array Logic, programovatelná hradlová pole, programovatelná matice, PROM, Property Specification Language, proudové zpracování, předstih, přenositelnost, přesah, přesah u klopných obvodů, přetečení, přímý kód, PSL, RAM, recirculation synchronizer, register retiming, Register Transfer Level, registr, registrová pole, registrované pole, rekonfigurovatelný hardware, rekurentní výpočet, replikace registrů, reset recovery time, resynchronizátor, ripple carry adder, ROM, rounding, rozmístění a propojení, RTL, RTL simulace, rychlost konvergence, řadič, řadiče, řídicí slova, saturace, sběrnice, sčítačka, sčítačka s čeřením přenosu, SDC, SDF soubor, sériová dělička, sériové násobičky, setup time, sign extension, signál, SIMD, simulace na hradlové úrovni, Single Event Upsetu, slices, software-hardware codesign, součin, soustava inverzních číslic, specifikace, speed grade, SPI, spotřeba obvodu, SRAM FPGA, SRT algoritmu, SSE, STA, stages, Standard Delay File, Standard Delay Format, Static Timing Analysis, statické časové analýzy, status datové cesty, stavové automaty, stavové signály, stavový automat, stavový registr, std_logic, std_logic_arith, std_logic_signed, std_logic_unsigned, std_logic_vector, synchronizační buňka, synchronní návrh, synchronní obvod, synchronní paměť, synchronní signál, Synopsys, syntetizovatelná podmnožina jazyka VHDL, syntéza, synthesis, SystemC, SystemVerilog, systolické pole, tabulky, Taylorův rozvoj, technologická knihovna, teplota, testbench, time borrowing, toggle coverage, top level, transformace obvodu, Triple-Module Redundancy, trojnásobná redundance registrů, truncation, třístavový budič, two's complement, UART, UCF, UCF soubor, úrovně abstrakce, User Constraint File, úzkého hrdlo paměťového systému, velikost obvodu, verifikace, verifikační plán, verifikační prostředí, VHDL, vícebránová paměť, vnější paměť, vniřní paměť, von Neumannovu architekturu, von Neumann's bottleneck, vyrovnávací paměť, vyvážení hodinového stromu, vzorkovací frekvence, WHEN, WHEN OTHERS, zachycení návrhu, zákaznický integrovaný obvod, zákmity, zakódování stavů automatu, zaokrouhlení, zaokrouhlení s preferencí sudé číslice, zápisy na RTL úrovni, zaplnění FPGA obvodu, zlomkový formát, znaménkové rozšíření, zotavení obvodu po resetu, zotavení po resetu, zpětná anotace, zpoždění na logických prvcích, zpoždění na spojích, zpožďovací buňky, zpožďovací linky

URL adresa

domovská stránka této knihy/zboží na Internetu = trvalá a neměnná internetová adresa:

http://shop.ben.cz/cz/121316-fpga-prakticky.aspx

Měřicí háčky

různé barvy a velikosti

Levné bastldesky

5×7, 7×9, 9×15 cm

Měřicí jehly

průměr 1 mm

Tlačítková klávesnice

100 Kč

Jazyky